實(shí)際應(yīng)用中Oscillator低壓差分輸出信號(hào)如何實(shí)現(xiàn)失效保護(hù)
來(lái)源：http://m.eitherspanlaw.com 作者：億金電子 2020年09月09
實(shí)際應(yīng)用中Oscillator低壓差分輸出信號(hào)如何實(shí)現(xiàn)失效保護(hù)
LVDS低壓差分輸出信號(hào)通常由差分晶振輸出的,不過(guò)隨著晶振生產(chǎn)技術(shù)的提升,現(xiàn)今普通有源晶振也支持LVDS的差分信號(hào)輸出;雖然LVDS信號(hào)在性能,功耗,噪聲,EMI以及成本方面都有十分顯著的優(yōu)勢(shì),但是在實(shí)際應(yīng)用中確實(shí)有一項(xiàng)大問(wèn)題需要解決,那就是低壓差分輸出信號(hào)的失效保護(hù),我們需要怎樣去實(shí)現(xiàn)這樣一個(gè)功能.
最近幾年,低壓差分信號(hào)(LVDS)的高速數(shù)據(jù)互連已廣泛應(yīng)用于消費(fèi)電子產(chǎn)品、高速計(jì)算機(jī)外設(shè)、通信/網(wǎng)絡(luò)以及無(wú)線基站等各個(gè)領(lǐng)域.據(jù)相關(guān)技術(shù)顯示LVDS信號(hào)相對(duì)于CMOS和TTL信號(hào)相比之下能夠提供更高的數(shù)據(jù)傳輸速率,其還有一個(gè)非常顯著的特點(diǎn)就是功耗極其低,這一特性非常切合當(dāng)下電子產(chǎn)品的發(fā)展趨勢(shì).那么失效電路應(yīng)該怎么設(shè)計(jì)呢?
大多數(shù)LVDS接收器都需要具有內(nèi)部或外部失效保護(hù)電路,以便在特定鏈路狀態(tài)下或出現(xiàn)故障時(shí)接收器的輸出能具有一個(gè)已知狀態(tài),通常為邏輯高電平.以下列出了需要失效保護(hù)的鏈路狀態(tài)或故障.
輸入開(kāi)路:如果LVDS芯片具有多個(gè)接收端口,則未使用的接收器輸入必須保持開(kāi)路狀態(tài),且輸出應(yīng)為穩(wěn)定的邏輯高電平.
輸入浮空:如果LVDS驅(qū)動(dòng)器處于三態(tài)、驅(qū)動(dòng)器斷電或鏈路斷開(kāi),LVDS必須具有穩(wěn)定的邏輯高電平輸出.
輸入短路:如果兩條平行LVDS電纜或引線短路,即出現(xiàn)連接故障,輸出應(yīng)為邏輯高電平.
同時(shí),設(shè)計(jì)人員還希望即使在噪聲環(huán)境下也具有強(qiáng)大的失效保護(hù)功能,并要求它對(duì)正常狀態(tài)下的LVDS工作影響最小,可忽略不計(jì).
而對(duì)于LVDS失效保護(hù)電路方面的問(wèn)題,我們可以采用內(nèi)聯(lián)通道失效保護(hù)電路,內(nèi)部通道失效保護(hù)電路的設(shè)計(jì)與外部偏置電路類似,只是該電路將R1和R2集成在LVDS接收器內(nèi)部,使VID的偏移量成為一個(gè)內(nèi)置電壓源.如下圖所示:
進(jìn)行內(nèi)部通道電路設(shè)計(jì)時(shí),選取R1和R2的值,使VID的內(nèi)部偏移量在30mV與50mV之間.即使輸入短路,仍有正的VID偏移,這樣,在上述三種狀態(tài)下或需要失效保護(hù)時(shí),都能夠?qū)⑤敵鲋脼檫壿嫺唠娖?但同時(shí)缺點(diǎn)也是明顯的,比如產(chǎn)生了一個(gè)不平衡的接收器門(mén)限,使占空比降低,抖動(dòng)增加.
當(dāng)然,除了內(nèi)聯(lián)通道電路設(shè)計(jì)模式之外,我們還可以使用外部偏置失效保護(hù)電路以及并聯(lián)失效保護(hù)電路,這三種方式各有千秋,具體選擇則是看用戶實(shí)際需求;外部偏置失效保護(hù)電路需要使用到外部偏置電阻,同時(shí)對(duì)PCB設(shè)計(jì)板也會(huì)占用一定空間,同時(shí)并聯(lián)失效保護(hù)電路會(huì)造成一定的時(shí)延.
所以,這所有的失效電路保護(hù)方式都存在一定的缺陷,還有待改進(jìn);或許未來(lái)隨著晶振生產(chǎn)廠商的生產(chǎn)技術(shù)提升,會(huì)出現(xiàn)相應(yīng)問(wèn)題的解決方案,但是目前我們只能就實(shí)際問(wèn)題對(duì)LVDS低壓差分信號(hào)設(shè)置失效保護(hù)電路,以確保輸出信號(hào)能夠正常提供支持.
實(shí)際應(yīng)用中Oscillator低壓差分輸出信號(hào)如何實(shí)現(xiàn)失效保護(hù)
LVDS低壓差分輸出信號(hào)通常由差分晶振輸出的,不過(guò)隨著晶振生產(chǎn)技術(shù)的提升,現(xiàn)今普通有源晶振也支持LVDS的差分信號(hào)輸出;雖然LVDS信號(hào)在性能,功耗,噪聲,EMI以及成本方面都有十分顯著的優(yōu)勢(shì),但是在實(shí)際應(yīng)用中確實(shí)有一項(xiàng)大問(wèn)題需要解決,那就是低壓差分輸出信號(hào)的失效保護(hù),我們需要怎樣去實(shí)現(xiàn)這樣一個(gè)功能.
最近幾年,低壓差分信號(hào)(LVDS)的高速數(shù)據(jù)互連已廣泛應(yīng)用于消費(fèi)電子產(chǎn)品、高速計(jì)算機(jī)外設(shè)、通信/網(wǎng)絡(luò)以及無(wú)線基站等各個(gè)領(lǐng)域.據(jù)相關(guān)技術(shù)顯示LVDS信號(hào)相對(duì)于CMOS和TTL信號(hào)相比之下能夠提供更高的數(shù)據(jù)傳輸速率,其還有一個(gè)非常顯著的特點(diǎn)就是功耗極其低,這一特性非常切合當(dāng)下電子產(chǎn)品的發(fā)展趨勢(shì).那么失效電路應(yīng)該怎么設(shè)計(jì)呢?
大多數(shù)LVDS接收器都需要具有內(nèi)部或外部失效保護(hù)電路,以便在特定鏈路狀態(tài)下或出現(xiàn)故障時(shí)接收器的輸出能具有一個(gè)已知狀態(tài),通常為邏輯高電平.以下列出了需要失效保護(hù)的鏈路狀態(tài)或故障.
輸入開(kāi)路:如果LVDS芯片具有多個(gè)接收端口,則未使用的接收器輸入必須保持開(kāi)路狀態(tài),且輸出應(yīng)為穩(wěn)定的邏輯高電平.
輸入浮空:如果LVDS驅(qū)動(dòng)器處于三態(tài)、驅(qū)動(dòng)器斷電或鏈路斷開(kāi),LVDS必須具有穩(wěn)定的邏輯高電平輸出.
輸入短路:如果兩條平行LVDS電纜或引線短路,即出現(xiàn)連接故障,輸出應(yīng)為邏輯高電平.
同時(shí),設(shè)計(jì)人員還希望即使在噪聲環(huán)境下也具有強(qiáng)大的失效保護(hù)功能,并要求它對(duì)正常狀態(tài)下的LVDS工作影響最小,可忽略不計(jì).
而對(duì)于LVDS失效保護(hù)電路方面的問(wèn)題,我們可以采用內(nèi)聯(lián)通道失效保護(hù)電路,內(nèi)部通道失效保護(hù)電路的設(shè)計(jì)與外部偏置電路類似,只是該電路將R1和R2集成在LVDS接收器內(nèi)部,使VID的偏移量成為一個(gè)內(nèi)置電壓源.如下圖所示:
當(dāng)然,除了內(nèi)聯(lián)通道電路設(shè)計(jì)模式之外,我們還可以使用外部偏置失效保護(hù)電路以及并聯(lián)失效保護(hù)電路,這三種方式各有千秋,具體選擇則是看用戶實(shí)際需求;外部偏置失效保護(hù)電路需要使用到外部偏置電阻,同時(shí)對(duì)PCB設(shè)計(jì)板也會(huì)占用一定空間,同時(shí)并聯(lián)失效保護(hù)電路會(huì)造成一定的時(shí)延.
實(shí)際應(yīng)用中Oscillator低壓差分輸出信號(hào)如何實(shí)現(xiàn)失效保護(hù)
正在載入評(píng)論數(shù)據(jù)...
相關(guān)資訊
- [2024-12-19]金融網(wǎng)絡(luò)同步計(jì)時(shí)
- [2024-12-17]SiTime 的 MEMS First 和 EpiSeal 工...
- [2024-12-16]用于戰(zhàn)術(shù)Manpack無(wú)線電的MEMS定時(shí)解決...
- [2024-12-13]ODU的SiTime MEMS時(shí)序解決方案
- [2024-12-12]用于超聲波鏡頭清潔的 MEMS 定時(shí)
- [2024-12-12]SiTime用于汽車(chē)攝像頭的 MEMS 時(shí)序解...
- [2024-12-11]儲(chǔ)能系統(tǒng)(ESS)的MEMS時(shí)序
- [2024-12-11]SiTime MEMS 定時(shí)用于智能電表
銷售代表
.jpg)